Về một phương pháp nâng cao hiệu năng hệ xử lý song song dựa trên lý thuyết hàng đợi và công nghệ FPGA

Vui lòng dùng định danh này để trích dẫn hoặc liên kết đến tài liệu này: http://thuvien.ued.udn.vn/handle/TVDHSPDN_123456789/44634

Toàn bộ biểu ghi siêu dữ liệu

Trường DC	Giá trị	Ngôn ngữ
dc.contributor.author	Đỗ Xuân, Tiến	vi
dc.contributor.author	Chu Đức, Toàn	vi
dc.date.accessioned	2018-05-24T04:21:32Z	-
dc.date.available	2018-05-24T04:21:32Z	-
dc.date.issued	2011	vi
dc.identifier.citation	Tạp chí Đại học Công nghiệp. Số 6/2011	vi
dc.identifier.uri	http://thuvien.ued.udn.vn/handle/TVDHSPDN_123456789/44634	-
dc.language.iso	vi	vi
dc.subject	Lý thuyết hàng đợi	vi
dc.subject	Công nghệ FPGA	vi
dc.title	Về một phương pháp nâng cao hiệu năng hệ xử lý song song dựa trên lý thuyết hàng đợi và công nghệ FPGA	vi
dc.type	Article	vi
Bộ sưu tập:	Hóa học (TC)

Các tập tin trong tài liệu này:

Tập tin	Mô tả	Kích thước	Định dạng
6.2011 (5).pdf		339.14 kB	Adobe PDF	Đăng nhập để xem toàn văn

Khi sử dụng các tài liệu trong Thư viện số phải tuân thủ Luật bản quyền.