Vui lòng dùng định danh này để trích dẫn hoặc liên kết đến tài liệu này: http://thuvien.ued.udn.vn/handle/TVDHSPDN_123456789/44634
Nhan đề: Về một phương pháp nâng cao hiệu năng hệ xử lý song song dựa trên lý thuyết hàng đợi và công nghệ FPGA
Tác giả: Đỗ Xuân, Tiến
Chu Đức, Toàn
Từ khoá: Lý thuyết hàng đợi
Công nghệ FPGA
Năm xuất bản: 2011
Trích dẫn: Tạp chí Đại học Công nghiệp. Số 6/2011
Định danh: http://thuvien.ued.udn.vn/handle/TVDHSPDN_123456789/44634
Bộ sưu tập: Hóa học (TC)

Các tập tin trong tài liệu này:

 Đăng nhập để xem toàn văn

Nếu sau khi đăng nhập mà hệ thống chưa hiển thị, vui lòng nhấn F5 để cập nhật.



Khi sử dụng các tài liệu trong Thư viện số phải tuân thủ Luật bản quyền.

Google Scholar TM

Kiểm tra...