Please use this identifier to cite or link to this item:
http://thuvien.ued.udn.vn/handle/TVDHSPDN_123456789/62550| Title: | Physical design and optimization for asic chip |
| Other Titles: | THIẾT KẾ VẬT LÝ VÀ TỐI ƯU HÓA CHO CHIP ASIC |
| Authors: | ThS. Trịnh Ngọc, Đạt Nguyen Tuan, Thien |
| Keywords: | Physical design optimization for asic chip Thiết kế vật lý tối ưu hóa cho chip asic |
| Issue Date: | 2026 |
| Publisher: | Trường Đại học Sư Phạm – Đại Học Đà Nẵng |
| Abstract: | Mục tiêu tổng quát của luận văn là nghiên cứu, phát triển và làm chủ quy trình thiết kế vật lý (Physical Design) cho chip ASIC trên nền công nghệ BCD. Đồng thời, luận văn nghiên cứu và đánh giá các chiến lược tối ưu hóa nhằm nâng cao chất lượng thiết kế trên các phương diện: PPA (Công suất – Hiệu năng – Diện tích), hoàn tất định thời (timing closure), mức độ tắc nghẽn (congestion), sụt áp IR (IR Drop) và mức độ sẵn sàng cho kiểm tra signoff (signoff readiness). |
| Description: | Khóa luận Tốt nghiệp - Khoa Lý - Hóa |
| URI: | http://thuvien.ued.udn.vn/handle/TVDHSPDN_123456789/62550 |
| Appears in Collections: | KLTN - Khoa Lý-Hóa |
Files in This Item:
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.
